(19) 日本国特許庁 (JP)

10 特許出願公開

⑫公開特許公報 (A)

昭56-4285

f)Int. Cl.³H 01 L 29/91 29/06

識別記号

庁内整理番号 6749—5 F 7514—5 F 6749—5 F ❸公開 昭和56年(1981) 1 月17日

発明の数 1 審査請求 未請求

(全 4 頁)

母プレーナ型半導体装置の製造方法

29/74

②特

願 昭54-79661

22出

願 昭54(1979)6月26日

⑩発 明 者 歌川忠

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内 ⑫発 明 者 新井春江

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

切出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

四代 理 人 弁理士 則近憲佑

外1名

明和書

1. 発明の名称 プレーナ型半導体装置の製造方 #

2. 特許請求の範囲

第1の導電型半導体基体に絶縁膜をマスクと して第2の導電型の不純物を選択的に拡散して PN接合を形成するプレーナ型半導体装置の製 造方法において、前記半導体基体上に前記不純 物の拡散係数が前配半導体基体中より大きい第 1の絶縁膜を形成する工程と、鉄第1の絶縁膜 上に前記不純物の拡散係数が前記半導体基体中 より小さい第2の絶縁膜を形成する工程と、該 工程後に前記第1の絶縁膜及び前記第2の絶縁 膜に前記不能物を拡散すべき腸口部を形成する 工程と、放開口部を含む前紀第2の絶縁膜上に 前記不純物を含む多結晶或いは非晶質半導体層 を形成する工程と、該半導体層に含む不純物を 熱処理を施して前配半導体基体に拡散してなだ らかな清曲面を有する P N 接合を形成する工程 とを具備してなるブレーナ型半導体装置の製造 装力

方法。

- (2) 第1の絶縁膜が二酸化シリコン膜で、第2の 絶縁膜が窒化シリコン膜で、不純物がガリウム であることを特徴とする前記特許請求の範囲第 1項記載のプレーナ型半導体装置の製造方法。
- 8. 発明の詳細な説明

本発明は選択拡散を利用したブレーナ型半導体装置の製造方法に関する。

一般に選択拡散によって形成されるプレーナ型構造の半導体装置は、メサ型構造の半導体装置に比べ降伏破壊電圧が低いとされている。この理由はプレーナ型構造の場合、拡散によって形成され、る湾田したPN接触の部において屈曲ある。この形はその屈曲点に電界が集中する為明まる。この形は図はプレーナ型半導体装置の基本的な構造に関ロの形式を有する絶線例とは変化シリコン(G1』N4)膜13を設け、この 81』N4、膜13 をマスクとしてP型半の12より例とはガリウム (Ga) を拡散してP型半

(2



導体層14を形成して湾曲するPN接合15を形成し たものである。この第1図から明らかのように腐 曲する P N 接合部15で屈曲点 15a が形成される。 この屈曲点 15a を有する P N 接合に逆方向電圧を 印加すると、上記屈曲点 15a に電界が強くかかり、 小さな降伏電圧で破壊してしまう。特に接合が浅 い場合は、所定の降伏電圧より着しく低い電圧で 破壊する。このようなブレーナ構造における際伏 尊圧の低下は、特定の使用目的では不利である。 一例あげると、低損失ブレーナ型ダイオードにお いては、順方向電圧 (V_r)を低くする為に N 型半導 体基板上にエピタキシャル成長により形成するパ 型半導体層を極力薄くして置き、そしてこの半線 体層に拡散してP型半導体層を形成した後の降伏 破壊電圧をより大きくする必要がある。例えばP N接合が所定の降伏破壊電圧を有するようにする 為に、半導体層の比抵抗と厚み、接合の課ささら には拡散不純物濃度をより制御した。しかし上記 したPN接合部の屈曲点における電界集中の影響 があり、末だ満足した降伏破壊電圧が得られない

(3)

冶

拡散するのと、810x膜26の側方(関口部の部分の 露出面)から侵入してその810x膜26から半導体基 体11中に拡散するのがあり、ましてGaの拡散係数 が半導体基体中より810x膜中の方が大きいので、 深き方向の拡散距離より横方向の拡がりが大きく なり、結局第2 図に示すように屈曲点のないフレ ーナ型半導体装置を得ることが可能となる。なお 第2 図に示す第2 の絶縁膜13は、Gaの拡散係数の 小さいものでなければならない。

しかしながら上記の方法でプレーナ型半導体装置を得る場合、上述したようにPN接合部に屈曲点の有しないようにできるが、満足した時代破壊電圧を得る塩には至らなかつた。さらに上記の方法例とはN型半導体基体11上に、閉口部12を有する 810g膜26及び81gN膜13を形成し、Ge - Ga を拡散 ひて Ga を拡散して 屈曲点を有しない 極く薄い PN接合15を形成し、その上から第3 図の如くアルミニウム (A1)電極87を設けてプレーナ型半端体装置を得る訳であるが、上記A1電極87をオーミック接触するように合金化せしめる底、半導体基体

という問題があつた。

そこで従来拡散マスクとなる絶縁表を2層構造 とし、上記したPN接合部における屈曲点をなく す方法が、例えば特公昭50-11280号公報 によつて知られている。この方法を第2回を参照 して説明する。この第2回は第1回に対応して説 明する為に、特公昭50-11230号公報に示 す例えば第8回と少し異なる新面図である。まず N型半導体(Si)基体11上に開口部12を有する第1 の絶縁膜例えば二酸化シリコン (BiO₂) 膜26を設け、 この 810.膜26上に第2 の絶縁酸例えばBi, N.膜13を 投け、この8iaN.膜13をマスクとして上記開口部12 より例えばGaを拡散してP型半導体層14を形成し てPN接合15を形成したものである。このように してGaを拡散すると、PN接合部15に屈曲点を有 しないプレーナ型半導体装置を得ることができる。 この理由は、半導体基体11と第2の絶縁膜18との 間に設けた第1の絶縁膜26即ち 8i0g膜中のGaの拡 數係数が、半導体基体11中のGaの拡散係数に比べ 大きい為である。即ちGaが直接半導体芸体11中に

(4)

11中にA1が拡散し、上記で形成した PN 接合15を変えてしまう。まして半導体 (81) 基体に対しA1は上記Oaより拡散係数が大きい為、第 8 図の一点鎖線35の如く PN 接合を変形してしまい、結果的に屈曲点 35a を有する PN 接合を形成してしまう。またA1を合金化する際、第 8 図の点線 35′の如くスパイク状にA1が拡散したりしてしまう。

本発明は上記した点に鑑みなされたもので、屈曲点を有しない P N 接合を構成し降伏破壊電圧の大きいプレーナ型半導体装置の製造方法を提供するものである。

即ち本発明は半導体基体上に閉口部を有する不 純物拡散係数の大きい磐の絶縁膜と不純物拡散係 数の小さい第2の絶縁膜を順次形成し、そして上 記開口部を含む第2の絶縁膜上に拡散すべく不純 物を含む多結晶或いは非晶質半導体層を形成して、 上配不純物を半導体基体中に拡散せしめ、そして、 上配半導体層をそのまま電極として用いるように したプレーナ型半導体等間である。

以下図面を参照して本発明の一実施例を説明す

(6)

(5)

る。第4回回~回は本発明の一実施例の製造工程 ・を説明するための工程断面図である。まずN型8i 基体41を用意し、このN型Bi基体41上にシランの 熱分解法或いは熱酸化法等の公知の方法により 8102膜46を 8000 Å ~ 4000 Å の厚さに一様に形 成し、この上にシラン・アンモニアの化学業着法 (CVD法)により1000Å位の厚さのSi.N. 膜43 を第4図(a)の如く形成する。この81gN4膜43上にフ オトレジスト膜48を塗布し、このフォトレジスト 膜48を写真蝕刺法により選択的に除去する。そし てこのフォトレジスト膜48を選択的に除去した状 誰のウェハを、マイクロ旋励紀によるドライエツ チング装置内に挿入し、ガスプラズマにより露出 している81gNa膜43及びその下の810g膜46をドライ エッチングして朝口部42を第4図(ロ)の如く形成し、 N型81基体41を露出する。次にフォトレジスト膜 48を除去し、上記朝口部42を含むS1.N.膜43上に O V D 法によりGa を含む多糖品81層49を第4図(c)の 如く形成する。この後Haガス或いはNaガス雰囲気 中で加熱処理を施し、多結晶8i層49に含むGaをN

(7)

- (1) P型半導体層所謂る拡散深さを制御しやすく かり、誰い拡散層を得ることができる。
- (2) 不純物濃度を制御しやすくなり、例えば気相 状態で拡散するより均一な不純物濃度分布を得 ることができる。

型81基体41中に拡散して、P型半導体層44を形成 し、なだらかな薄曲を有するPN接合45を第4例 (d)の如く形成する。なおこの場合、多結晶Si層中 に含む0aは、8i0g膜46中に関口部に戯出面より侵 入ししかも8i基体より数倍の早さで侵入する。そ して SiOx膜46に侵入したGaは、その値下のBi基体 41中に拡散する。この為、 P N 接合45は屈曲点を 有しないなだらかな薄曲を有するようになる。例 えば加熱処理を 1150 ℃で30分間行うと、多結晶 81層49中のGaは、N型81基体41中に約5月四進む のに対し、 Siós 膜46の横方向には約12 / m 進む。 その 810 膜 46中のGa が N 型 81 基体 41 中に 拡散する と、開口部より約12月mの所迄PN接合を有する ようになる。またGaを含む多結晶81層49は、拡散 時の熱処理でB1基体と密着し、P型半導体層44と オーミック接触をなすようになる。以上のように してプレーナ型半導体装置を得る。なお第4回(a) 以降において例えば N型81基体への電極形成など があるが、本発明において直接関係ない為省略し た。

(8)



- (4) オーミック接触得る時の熱処理時に81基体に 対しA1がスパイク状に入るのを防止できる。
- (5) 多結晶81層を電極兼用する他にP型半導体層の一部としても兼用でき、P型半導体層を薄くすることができる。

以上の作用効果を有する他、本発明者等の実験によれば、Gaの拡散マスクとして用いた BiaNa 膜を50~60μm位の深い拡散局を得る場合にも用いることができるようになつたことである。

00

V)とほぼ同一であつた。なお祭 1 図のようなブレーナ型ダイオードを得た場合は、降伏破壊電圧が 180 $V\sim 200$ V であつた。

4. 図面の簡単な説明

第1 図及び第2 図は従来のブレーナ型半導体装置の製造方法を説明する為の断面図、第8 図は第

40

2 図に示すプレーナ型半導体装置の問題点を説明する為の新面図、第 4 図(a)~(d)は本発明の一実施例を説明する為の工程新面図、第 5 図は本発明の方法を低損失プレーナ型ダイオードに適用した場合の断面図である。

41: N型半導体 (81) 基体、 42: 関口 部、

48: 81,N. 膜、

44: P型半導体層、


45: P N 集合、


46 : B10. 膜、

48: フォトレンスト膜、49: Gaを含む多結晶81層。

代理人 弁理士 則 近 惠 佑 (ほか1名)

12





1/9/2006, EAST Version: 2.0.1.4